Jan 14, 2007
CPLD版TD4
「CPUの創りかた」CPUのTD4をCPLDにて実装してみた。(CPLDというよりはVHDL)
CPU本体だけで、リセット＆クロック回路はオリジナルそのまま。
→1Hzクロックとか手動クロックの外付け回路を作ると、結局HC14を使うので、そのままでいいやということで。実装面積を1/3も占めるのはいかがなものかとは思ったけど。
ゲートっぽい書き方ではなくてソフトっぽい感じで書いてみたけれどかなり簡単にできてしまった。
VHDLが完全に習得できていないので、process内の信号代入が最後にまとめて同時実行されるということに気づくまで、うまく動かない理由がわからなくて困ったというのはあったけれども。
だいぶVHDLで書けるようになって来たので、今度はVerilogを覚えてみよう。(こっちの方が書き易そう)